LEVEL SHIFT CIRCUIT

Patent number: JP2001298356

Publication date: 2001-10-26

Inventor: NOJIRI HISANORI

Applicant: MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international: H03K17/16; H03K17/687; H03K19/0185; H03K17/16; H03K17/16; H03K17/687; H03K19/0185; (IPC1-7): H03K19/0185; H03K17/16; H03K17/687

- european:


Application number: JP20010026959 20010202

Priority number(s): JP20010026959 20010202; JP20000032976 20000210

Report a data error here

Abstract of JP2001298356

PROBLEM TO BE SOLVED: To provide a level shift circuit in which a fast operation is performed without pulling up a node with a small latch and a layout area is small. SOLUTION: In this level shift circuit provided with a latch composed of two P type transistors, when the input signal of a terminal IN is changed, e.g. from an H level to an L level, a P type transistor P4 is off and a through- current made to flow from high voltage sources VDDs3 to the ground through a transistor P2 and an N type transistor N2 is interrupted even though the transistor N2 is turned on to lower the potential of a node W2. Meanwhile, even though an N type transistor N1 is turned off and a P type transistor P3 is also turned off to interrupt both ends of a node W1, the sources VDDs3 pulls up a node W1 through the transistor P4, a resistance P5 and a P type transistor P1. Then, the driving capacities of the transistors N1 and N2 are made small and delay time is shortened.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-298356 (P2001-298356A)

(43)公開日 平成13年10月26日(2001.10.26)

審査請求 有 請求項の数25 OL (全 21 頁)

(21)出廢番号 特顧2001-26959(P2001-26959) (71)出願人 000005821

松下電器産業株式会社 (22) 出顧日 平成13年2月2日(2001.2.2) 大阪府門真市大字門真1006番地

(31) **優先権主張番号 特願**2000-32976 (P2000-32976) 大阪府門真市大字門真1006番地 松下電器

(32)優先日 平成12年2月10日(2000.2.10) 産業株式会社内

(33)優先権主張国 日本(JP) (74)代理人 10007/931

弁理士 前田 弘 (外7名)


最終頁に続く

(54) 【発明の名称】 レベルシフト回路

(57)【要約】

【課題】 小型ラッチでノードをプルアップすることがなく、高速動作し且つレイアウト面積が小さいレベルシフト回路を提供する。

【解決手段】 2個のP型トランジスタで構成されるラッチを備えたレベルシフト回路において、端子INの入力信号が例えばHからLレベルに変化した時、N型トランジスタN2がONしてノードW2の電位を低下させるが、P型トランジスタP4はOFF状態にあって、高電圧源VDD3からトランジスタP2、N2を経て接地に流れる貫通電流が遮断される。一方、N型トランジスタN1はOFF、P型トランジスタP3もOFFとなり、ノードW1の両端は遮断されるが、高電圧源VDD3がP型トランジスタP4、抵抗P5及びP型トランジスタP1を経てノードW1を高電圧にプルアップする。従って、N型トランジスタN1、N2の駆動容量が少なく、遅延時間が短縮される。



【特許請求の範囲】

【請求項1】 第1の電圧源を電源とする相補の入力信号が入力され、一端が接地され、他端が第1及び第2のノードに各々接続された第1及び第2のN型トランジスタと、

一端が第2の電圧源に接続され、他端が前記第1及び第2のノードに各々接続されたクロスカップル接続の第1及び第2のP型トランジスタと、

前記入力信号のレベル変化時に前記第2の電圧源と前記第1又は第2のP型トランジスタとの接続を断って貫通電流を遮断する電流遮断部と、

前記入力信号の定常時に、前記第2の電圧源を前記第1 又は第2のノードに接続する抵抗とを備えたことを特徴 とするレベルシフト回路。

【請求項2】 前記電流遮断部は、

前記第2の電圧源と前記第1のP型トランジスタとの間に配置された第3のP型トランジスタと、前記第2の電圧源と前記第2のP型トランジスタとの間に配置された第4のP型トランジスタとを備え、

前記抵抗は、前記第1のP型トランジスタと前記第3のP型トランジスタとの接続点、及び前記第2のP型トランジスタと前記第4のP型トランジスタとの接続点に接続されたトランジスタより成ることを特徴とする請求項1記載のレベルシフト回路。

【請求項3】 前記抵抗は、

前記第2の電圧源と前記第1及び第3のP型トランジスタ同士の接続点との間に配置される第1の抵抗と、

前記第2の電圧源と前記第2及び第4のP型トランジスタ同士の接続点との間に配置される第2の抵抗とから成ることを特徴とする請求項2記載のレベルシフト回路。

【請求項4】 前記第1の抵抗は、前記第2のノードの 電位により制御されるP型トランジスタより成り、

前記第2の抵抗は、前記第2のノードの電位を反転した 電位により制御されるP型トランジスタより成ることを 特徴とする請求項3記載のレベルシフト回路。

【請求項5】 前記抵抗の抵抗値は、

前記第2の電圧源から自己の抵抗を経て流れる電流値が ほぼ零値になるように高抵抗な値に設定されることを特 徴とする請求項1、2又は3記載のレベルシフト回路。

【請求項6】 前記第2のノードには次段のインバータ が接続され、

前記次段のインバータのゲート容量及び前記第1のP型トランジスタのゲート容量は、前記第2のノードの電位 低下時に、この電位の低下が早く行われるように小さく 設定されることを特徴とする前記1記載のレベルシフト 回路。

【請求項7】 前記第2及び第4のP型トランジスタは、

前記第2のノードの電位上昇時に、この電位の上昇が早く行われるように大きなサイズに設定されることを特徴

とする請求項2記載のレベルシフト回路。

【請求項8】 前記第1の電圧源のシャットダウン時に、前記第2のノードを所定電位に固定する機能を持つことを特徴とする請求項1記載のレベルシフト回路。

【請求項9】 第1の電圧源を電源とする相補の信号が入力され、一端が接地され、他端が第1及び第2のノードに各々接続される第1及び第2のトランジスタと、前記第1及び第2のノードを第2の電圧源の電位にプリチャージするプリチャージ回路と、

前記第1及び第2のノードの電位低下を検出するレベル検出回路と、

前記プリチャージ回路を制御するプリチャージ制御回路 とを備えたことを特徴とするレベルシフト回路。

【請求項10】 前記レベル検出回路は、

前記第1及び第2のノードに接続されるフリップフロップ回路により構成されることを特徴とする請求項9記載のレベルシフト回路。

【請求項11】 前記レベル検出回路は、

第1及び第2のノードの電位低下時にその電位低下を早く検出するようにスイッチングレベルが高く設定されることを特徴とする請求項9又は10記載のレベルシフト回路。

【請求項12】 前記レベル検出回路は、

前記第1及び第2のノードに接続されたゲートの容量が、第1及び第2のノードの電位低下時にこの電位低下 が早く行われるように、小さく設定されることを特徴とする請求項9又は10記載のレベルシフト回路。

【請求項13】 前記プリチャージ回路は、

前記第2の電圧源を前記第1及び第2のノードに接続する供給回路と、

前記第1のノードと接地との間、並びに前記第2のノードと接地との間を遮断及び接続する断続回路とを備えることを特徴とする請求項9又は10記載のレベルシフト回路。

【請求項14】 前記供給回路は、

前記第2の電圧源と前記第1のノードとの間に配置された第1のP型トランジスタと、前記第2の電圧源と前記第2のノードとの間に配置された第2のP型トランジスタとから成り、

前記遮断回路は、

前記第1のノードと接地との間に配置された第3のN型トランジスタと、前記第2のノードと接地との間に配置された第4のN型トランジスタとから成ることを特徴とする請求項13記載のレベルシフト回路。

【請求項15】 前記プリチャージ制御回路は、

前記入力信号が変化しない定常時には、OFF動作している一方の第1又は第2のトランジスタに接続される一方の第1又は第2のノードを第2の電圧源の高電圧にプリチャージした状態で、前記第2の電圧源と前記プリチャージ状態の一方のノードとの接続を断ち、一方、

前記入力信号が変化したレベル変化時には、前記レベル 検出回路のレベル検出に応じて、前記一方のノードと接 地との接続を遮断すると共に前記第2の電圧源を前記一 方のノードに接続してこの一方のノードを第2の電圧源 の高電圧にプリチャージするように前記プリチャージ回 路を制御することを特徴とする請求項9又は13記載の レベルシフト回路。

【請求項16】 前記プリチャージ制御回路は、

前記入力信号が変化しない定常時には、OFF動作している一方の第1又は第2のトランジスタに対応する一方の第1又は第2のP型トランジスタをOFFすると共に対応する一方の第3又は第4のN型トランジスタをONし、一方、

前記入力信号が変化したレベル変化時には、前記レベル 検出回路のレベル検出に応じて、前記一方のP型トラン ジスタをONすると共に前記一方のN型トランジスタを OFFすることを特徴とする請求項14記載のレベルシ フト回路。

【請求項17】 前記入力信号の定常時に、前記第2の電圧源を前記第1のノード又は第2のノードに接続する抵抗を備えたことを特徴とする請求項9又は10記載のレベルシフト回路。

【請求項18】 前記抵抗の抵抗値は、

前記第2の電圧源から自己の抵抗を経て流れる電流値が ほぼ零値になるように高抵抗な値に設定されることを特 徴とする請求項17記載のレベルシフト回路。

【請求項19】 前記レベル検出回路は、

前記第1の電圧源のシャットダウン時に、シャットダウン指令信号を受けて出力論理を固定する機能を持つことを特徴とする請求項9記載のレベルシフト回路。

【請求項20】 前記レベル検出回路は、

前記第1の電圧源のシャットダウン時に、優先信号を受けて、固定する出力論理を任意に選択可能であることを特徴とする請求項19記載のレベルシフト回路。

【請求項21】 前記レベル検出回路は、

クロック信号の変化時に前記第1又は第2のノードの電 位低下を検出するエッジトリガー構成であることを特徴 とする請求項9記載のレベルシフト回路。

【請求項22】 テストモード時に、前記入力信号に代えてテスト信号を受けて、そのテスト信号に応じた電位低下を前記レベル検出回路が検出する機能を持つことを特徴とする請求項9記載のレベルシフト回路。

【請求項23】 前記レベル検出回路は、

リセット信号を受けて、出力論理をリセットする機能を 持つことを特徴とする請求項9記載のレベルシフト回 路。

【請求項24】 前記レベル検出回路は、

セット信号を受けて、出力論理をセットする機能を持つことを特徴とする請求項9又は23記載のレベルシフト回路。

【請求項25】 前記入力信号に加えて制御信号を受けて、前記レベル検出回路の出力が3つの状態に変化する機能を持つことを特徴とする請求項9記載のレベルシフト回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、論理レベルを変換するレベルシフト回路に関し、特に、信号変化時に生じる貫通電流を防止する構成を持つものに関する。

[0002]

【従来の技術】従来より、レベルシフト回路として、ラ ッチ型レベルシフト回路が知られている。このレベルシ フト回路を具体的構成を図32に示す。 同図のレベルシ フト回路は、2個のN型トランジスタ51、52と、ゲ ートが互いに相手方のドレインに接続されるクロスカッ プル接続の2個のP型トランジスタ53、54と、第1 及び第2のインバータ55、56を備えている。前記第 1のインバータ55は入力端子 I Nの入力信号を反転 し、例えば1.5v等の低電圧源VDDで動作する。前 記第1のインバータ55以外の素子は、例えば3.3v 等の高電圧源VDD3で動作する高電圧側の素子であっ て、2個のN型トランジスタ51、52は、接地される と共に、互いに相補の信号、即ち、各々入力端子INの 入力信号、及び第1のインバータ55からの入力信号の 反転信号を受ける。前記2個のP型トランジスタ53、 54は、ソースが高電圧源VDD3に接続され、ドレイ ンが各々N型トランジスタ51、52のドレインに接続 され、前記第2のインバータ56は、一方のN型トラン ジスタ52とP型トランジスタ54との接続点に接続さ れ、その出力側は出力端子OUTに接続されている。

【0003】次に、前記レベルシフト回路の動作を説明する。静止状態では、例えば入力信号がH(VDD)レベル、その反転信号がL(VSS=0v)レベルのとき、N型トランジスタ51はON、N型トランジスタ52はOFF、P型トランジスタ53はOFF、P型トランジスタ54はON状態にある。また、この状態では、一方のN型トランジスタ51とP型トランジスタ53との接続点であるノードW1はL(VSS)レベル、他方のN型トランジスタ52とP型トランジスタ54との接続点であるノードW2は、H(VDD3)レベルにある。トランジスタ51と53、トランジスタ52と54は、各々相補的な関係にあるので、この静止状態では電流は流れていない。

【0004】その後、入力信号がL(VSS)レベルに変化し、動作時になると、図33に示すように、N型トランジスタ51がOFF、N型トランジスタ52がONする。従って、高電圧源VDD3からON状態のP型トランジスタ54及びN型トランジスタ52を経て貫通電流Iが流れ、ノードW2の電位はH(VDD3)レベルから低下し始める。ノードW2の電位がVDD3-Vt

p(VtpはP型トランジスタ53のしきい値電圧)以下に低下すると、P型トランジスタ53がONし始め、 ノードW1の電位は上昇して、P型トランジスタ54の ドレイン電流は少なくなり、ノードW2の電位は一層低くなる。

【0005】最終的に、ノードW1の電位はH(VDD3)レベル、ノードW2の電位はL(0v)レベルになり、貫通電流は流れなくなって、第2のインバータ56により出力論理が反転し、次の入力信号の変化待ち状態となる。以上、入力信号がHレベルからLレベルに変化した場合について説明したが、その逆に変化した場合も同様である。

【0006】しかしながら、前記従来のレベルシフト回路では、動作時にP型トランジスタ54及びN型トランジスタ52を通じる貫通電流を流してノードW2の電位を変化させている関係上、貫通電流が流れる分、消費電力が増大するという欠点があった。

【0007】そこで、従来、例えば特開平10-190 438号公報や特開平7-106946号公報に開示さ れるものでは、出力ノードW2の電位変化に応じて貫通 電流を遮断する構成を持つレベルシフト回路を提案して いる。このレベルシフト回路の構成を図34に示す。同 図のレベルシフト回路は、前記図32の構成に加えて、 高電圧源VDD3と2個のP型トランジスタ53、54 との間に、各々、P型トランジスタよりなる電流遮断ト ランジスタ57、58を配置すると共に、一方の電流遮 断トランジスタ57のゲートには2個のインバータより 成る遅延素子59、60を介してノードW1の電位が印 可され、他方の電流遮断トランジスタ58のゲートには 2個遅延素子61、62を介してノードW2の電位が印 可される。更に、2つのノードW1、W2には小型ラッ チ63が接続され、このラッチ63は2個のP型トラン ジスタ64、65を有し、これ等トランジスタは、ソー スが高電圧源VDD3に接続され、ドレインが各々ノー ドW1、W2及び相手方のゲートに接続される。

【0008】前記従来の貫通電流遮断機能を持つレベルシフト回路では、例えば入力信号がHレベルの場合には、ノードW2の電位はH(VDD3)レベルにあって、電流遮断トランジスタ58がOFFしており、高電圧源VDD3とP型トランジスタ54との接続は遮断されている。また、ノードW1の電位はL(0 v)レベルにあって、P型トランジスタ53及び電流遮断トランジスタ57はONしており、高電圧源VDD3とP型トランジスタ57はONしており、高電圧源VDD3とP型トランジスタ53とは接続されている。この状態から入力信号がLレベルに変化した動作時には、N型トランジスタ51のOFF動作によりノードW1と接地との接続が遮断されると共に、N型トランジスタ52のON動作によりノードW2が接地されて、ノードW2の電位は低下する。この電位の低下変化は電流遮断トランジスタ58に伝達されるが、その伝達は2個の遅延素子61、62に

より所定の遅延時間遅れる。その遅れ時間の間では、ノ ードW2の電位低下によりP型トランジスタ53がON して、高電圧源VDD3とノードW1とが接続され、ノ ードW1の電位が上昇し、P型トランジスタ54がOF Fする。そして、その後に前記電流遮断トランジスタ5 8がONする。従って、この動作時にN型トランジスタ 52がONしても、高電圧源VDD3からP型トランジ スタ54及びN型トランジスタ52を通じた貫通電流が 遮断されるので、消費電力が低減される。一方、前記ノ ードW1の電位上昇により、所定時間遅れて電流遮断ト ランジスタ57がOFF動作すると、ノードW1がハイ インピーダンス状態になって出力が不定となることを防 止するため、前記小型ラッチ63がノードW2の電位低 下に応じて内部のP型トランジスタ62をONさせて、 ノードW1に高電圧源VDD3を接続して、ノードW1 をプルアップする。

[0009]

【発明が解決しようとする課題】しかしながら、前記従来の貫通電流遮断機能を持つレベルシフト回路では、小型ラッチ63は、低電圧であっても動作可能なように十分ゲート長しを大きくし、トランジスタのON抵抗を大きくする必要があるが、N型トランジスタ51、52は一般的に動作電流が小さいため、このN型トランジスタ51、52の駆動容量が前記小型ラッチ61によって増大し、入力信号の論理レベル変化からレベルシフト回路の出力端子OUTの論理レベル変化までの遅延時間が長くなる欠点がある。

【0010】更に、前記従来の貫通電流遮断機能を持つレベルシフト回路では、N型トランジスタ51、52のドレインにラッチ63が接続されているため、出力端子OUTの論理レベルを変化させるためには、これ等N型トランジスタ51、52のドレインの電位、即ちノードW1、W2の電位を高電圧源VDD3の電位と接地電位とにフルスイングさせる必要があり、このことが遅延時間を長くする他の原因ともなっている。一方、遅延時間を短縮するようにN型トランジスタ51、52の電流能力を大きくすると、これ等N型トランジスタ51、52のサイズが大型化する。特に、低電圧源VDDが低電圧化すると、N型トランジスタ51、52を流れる電流値が小さくなるため、これ等N型トランジスタ51、52のサイズが一層大型化するため、面積の増大を招く欠点が生じる。

【0011】本発明はかかる点に鑑み、その目的は、前記従来のような小型ラッチを配置することなく、高速に動作して遅延時間が短い貫通電流遮断機能付きのレベルシフト回路を提供することにある。

[0012]

【課題を解決するための手段】以上の目的を達成するため、本発明では、電流遮断トランジスタとクロスカップル接続されたトランジスタとの接続点に抵抗を接続し、

この抵抗を介して前記接続点を高電圧にプルアップする構成を採用する。

【0013】また、以上の目的を達成するため、本発明では、レベルシフト回路としてクロスカップル接続された2個のトランジスタを有しない新規なレベルシフト回路を提供する。

【0014】即ち、請求項1記載の発明のレベルシフト回路は、第1の電圧源を電源とする相補の入力信号が入力され、一端が接地され、他端が第1及び第2のノードに各々接続された第1及び第2のN型トランジスタと、一端が第2の電圧源に接続され、他端が前記第1及び第2のノードに各々接続されたクロスカップル接続の第1及び第2のP型トランジスタと、前記入力信号のレベル変化時に前記第2の電圧源と前記第1又は第2のP型トランジスタとの接続を断って貫通電流を遮断する電流遮断部と、前記入力信号の定常時に、前記第2の電圧源を前記第1又は第2のノードに接続する抵抗とを備えたことを特徴とする。

【0015】請求項2記載の発明は、前記請求項1記載のレベルシフト回路において、前記電流遮断部は、前記第2の電圧源と前記第1のP型トランジスタとの間に配置された第3のP型トランジスタと、前記第2の電圧源と前記第2のP型トランジスタとの間に配置された第4のP型トランジスタとが記第3のP型トランジスタとの接続点、及び前記第2のP型トランジスタと前記第4のP型トランジスタとの接続点、及び前記第2のP型トランジスタと前記第4のP型トランジスタとの接続点に接続されたトランジスタより成ることを特徴とする。

【0016】請求項3記載の発明は、前記請求項1記載のレベルシフト回路において、前記抵抗は、前記第2の電圧源と前記第1及び第3のP型トランジスタ同士の接続点との間に配置される第1の抵抗と、前記第2の電圧源と前記第2及び第4のP型トランジスタ同士の接続点との間に配置される第2の抵抗とから成ることを特徴としている。

【0017】請求項4記載の発明は、前記請求項3記載のレベルシフト回路において、前記第1の抵抗は、前記第2のノードの電位により制御されるP型トランジスタより成り、前記第2の抵抗は、前記第2のノードの電位を反転した電位により制御されるP型トランジスタより成ることを特徴とする。

【0018】請求項5記載の発明は、前記請求項1、2 又は3記載のレベルシフト回路において、前記抵抗の抵抗値は、前記第2の電圧源から自己の抵抗を経て流れる電流値がほぼ零値になるように高抵抗な値に設定されることを特徴とする。

【0019】請求項6記載の発明は、前記請求項1記載のレベルシフト回路において、前記第2のノードには次段のインバータが接続され、前記次段のインバータのゲート容量及び前記第1のP型トランジスタのゲート容量

は、前記第2のノードの電位低下時に、この電位の低下が早く行われるように小さく設定されることを特徴とする。

【0020】請求項7記載の発明は、前記請求項1記載のレベルシフト回路において、前記第2及び第4のP型トランジスタは、前記第2のノードの電位上昇時に、この電位の上昇が早く行われるように大きなサイズに設定されることを特徴とする。

【0021】請求項8記載の発明は、前記請求項1記載のレベルシフト回路において、前記第1の電圧源のシャットダウン時に、前記第2のノードを所定電位に固定する機能を持つことを特徴とする。

【0022】請求項9記載の発明のレベルシフト回路は、第1の電圧源を電源とする相補の信号が入力され、一端が接地され、他端が第1及び第2のノードに各々接続される第1及び第2のトランジスタと、前記第1及び第2のノードを第2の電圧源の電位にプリチャージするプリチャージ回路と、前記第1及び第2のノードの電位低下を検出するレベル検出回路と、前記プリチャージ回路を制御するプリチャージ制御回路とを備えたことを特徴とする。

【0023】請求項10記載の発明は、前記請求項9記載のレベルシフト回路において、前記レベル検出回路は、前記第1及び第2のノードに接続されるフリップフロップ回路により構成されることを特徴とする。

【0024】請求項11記載の発明は、前記請求項9又は10記載のレベルシフト回路において、前記レベル検出回路は、第1及び第2のノードの電位低下時にその電位低下を早く検出するようにスイッチングレベルが高く設定されることを特徴としている。

【0025】請求項12記載の発明は、前記請求項9又は10記載のレベルシフト回路において、前記レベル検出回路は、前記第1及び第2のノードに接続されたゲートの容量が、第1及び第2のノードの電位低下時にこの電位低下が早く行われるように、小さく設定されることを特徴とする。

【0026】請求項13記載の発明は、前記請求項9又は10記載のレベルシフト回路において、前記プリチャージ回路は、前記第2の電圧源を前記第1及び第2のノードに接続する供給回路と、前記第1のノードと接地との間、並びに前記第2のノードと接地との間を遮断及び接続する断続回路とを備えることを特徴とする。

【0027】請求項14記載の発明は、前記請求項13記載のレベルシフト回路において、前記供給回路は、前記第2の電圧源と前記第1のノードとの間に配置された第1のP型トランジスタと、前記第2のP型トランジスタとから成り、前記遮断回路は、前記第1のノードと接地との間に配置された第3のN型トランジスタと、前記第2のノードと接地との間に配置された第4のN型トラン

ジスタとから成ることを特徴とする。

【0028】請求項15記載の発明は、前記請求項9又は13記載のレベルシフト回路において、前記プリチャージ制御回路は、前記入力信号が変化しない定常時には、OFF動作している一方の第1又は第2のトランジスタに接続される一方の第1又は第2のノードを第2の電圧源の高電圧にプリチャージした状態で、前記第2の電圧源と前記プリチャージ状態の一方のノードとの接続を断ち、一方、前記入力信号が変化したレベル変化時には、前記レベル検出回路のレベル検出に応じて、前記一方のノードと接地との接続を遮断すると共に前記第2の電圧源を前記一方のノードに接続してこの一方のノードを第2の電圧源の高電圧にプリチャージするように前記プリチャージ回路を制御することを特徴とする。

【0029】請求項16記載の発明は、前記請求項14記載のレベルシフト回路において、前記プリチャージ制御回路は、前記入力信号が変化しない定常時には、OFF動作している一方の第1又は第2のトランジスタをOFFですると共に対応する一方の第3又は第4のN型トランジスタをONし、一方、前記入力信号が変化したレベル変化時には、前記レベル検出回路のレベル検出に応じて、前記一方のP型トランジスタをONすると共に前記一方のN型トランジスタをOFFすることを特徴とする。

【0030】請求項17記載の発明は、前記請求項9又は10記載のレベルシフト回路において、前記入力信号の定常時に、前記第2の電圧源を前記第1のノード又は第2のノードに接続する抵抗を備えたことを特徴とする。

【0031】請求項18記載の発明は、前記請求項17記載のレベルシフト回路において、前記抵抗の抵抗値は、前記第2の電圧源から自己の抵抗を経て流れる電流値がほぼ零値になるように高抵抗な値に設定されることを特徴とする。

【0032】請求項19記載の発明は、前記請求項9記載のレベルシフト回路において、前記レベル検出回路は、前記第1の電圧源のシャットダウン時に、シャットダウン指令信号を受けて出力論理を固定する機能を持つことを特徴とする。

【0033】請求項20記載の発明は、前記請求項19記載のレベルシフト回路において、前記レベル検出回路は、前記第1の電圧源のシャットダウン時に、優先信号を受けて、固定する出力論理を任意に選択可能であることを特徴とする。

【0034】請求項21記載の発明は、前記請求項9記載のレベルシフト回路において、前記レベル検出回路は、クロック信号の変化時に前記第1又は第2のノードの電位低下を検出するエッジトリガー構成であることを特徴とする。

【0035】請求項22記載の発明は、前記請求項9記

載のレベルシフト回路において、テストモード時に、前記入力信号に代えてテスト信号を受けて、そのテスト信号に応じた電位低下を前記レベル検出回路が検出する機能を持つことを特徴としている。

【0036】請求項23記載の発明は、前記請求項9記載のレベルシフト回路において、前記レベル検出回路は、リセット信号を受けて、出力論理をリセットする機能を持つことを特徴とする。

【0037】請求項24記載の発明は、前記請求項9又は23記載のレベルシフト回路において、前記レベル検出回路は、セット信号を受けて、出力論理をセットする機能を持つことを特徴とする。

【0038】請求項25記載の発明は、前記請求項9記載のレベルシフト回路において、前記入力信号に加えて制御信号を受けて、前記レベル検出回路の出力が3つの状態に変化する機能を持つことを特徴とする。

【0039】以上により、請求項1ないし請求項8記載の発明では、入力信号のレベルが変化しない定常時には、第1又は第2のノードの両端が遮断される状況となっても、この第1又は第2のノードには抵抗を介して第2の電圧源が接続されてプルアップされるので、従来のようにプルアップ用の小型ラッチを配置する必要がない。従って、クロスカップル接続の2個のトランジスタ(ラッチ)の論理を変更する第1及び第2のN型トランジスタの駆動容量が減少するので、入力信号のレベル変化時には、第1又は第2のノードの電位低下が早まって、遅延時間が短縮され、レベルシフト回路は高速に動作する。しかも、従来のプルアップ用の抵抗は、小型ラッチに比して小さいので、レイアウト面積が小さくなる。

【0040】特に、請求項5、請求項6及び請求項7記載の発明では、第2のノードの電位低下時には、この電位低下が早く行われるので、より一層に遅延時間が短縮されて、レベルシフト回路の動作の一層の高速化が可能である。

【0041】また、請求項9ないし請求項25記載の発明では、第1及び第2のノードの電位低下を検出するレベル検出回路が設けられ、このレベル検出回路のスイッチングレベルが高く設定される。従って、これ等第1及び第2のノードの電位が前記レベル検出回路のスイッチングレベル以下に低下した段階になると、前記レベル検出回路がレベル検出を行って、出力論理が変化するので、従来のように第1及び第2のノードの電位を高電圧でフルスイングして初めて出力論理が変化するレベルシフト回路に比べて、低消費電力で且つ高速に動作する。【0042】特に、請求項12記載の発明では、第1及び第2のノードの電位低下時には、これ等第1及び第2のノードに接続されたゲートから流れ込む電流が少なくて、これ等ノードの電位低下が早く行われるので、遅延時間が短縮され、レベルシフト回路は高速に動作する。

[0043]

【発明の実施の形態】(第1の実施の形態)以下、本発明の第1の実施の形態のレベルシフト回路について図面を参照しながら説明する。

【 0 0 4 4 】 図 1 は本実施の形態のレベルシフト回路の 具体的構成を示す図である。

【0045】同図において、INは信号の入力端子、INVOは前記入力端子INに入力された信号を反転するインバータであって、例えば1.5 v等の低電圧源(第1の電圧源)VDDで動作する。図1のレベルシフト回路は、前記インバータINVOを除く他の素子は全て例えば3.3 v等の高電圧源(第2の電圧源)VDD3で動作する高電圧側の素子である。

【0046】また、図1において、N1、N2は1対のN型トランジスタであって、そのソースは接地される。一方のN型トランジスタ(第1のN型トランジスタ)N1のゲートには前記入力端子INの入力信号が入力され、他方のN型トランジスタ(第2のN型トランジスタ)N2のゲートには前記インバータINV0の反転信号が入力される。P1、P2は一対のP型トランジスタであって、ゲートは互いに相手方のドレインにクロスカップル接続され、ドレインは各々前記N型トランジスタN1、N2のドレインに接続される。これ等一方のP型トランジスタ(第1のP型トランジスタ)P1と第1のN型トランジスタ(第1のP型トランジスタ)P1と第1のN型トランジスタ(第2のP型トランジスタ)P2とN型トランジスタ(第2のP型トランジスタ)P2とN型トランジスタN2との接続点を第2のノードW2とする。

【0047】更に、P3、P4は一対のP型トランジスタより成る電流遮断トランジスタ(電流遮断部)であって、ソースは高電圧源VDD3に接続され、ドレインは各々前記P型トランジスタP1、P2のソースに接続される。この一方の電流遮断トランジスタ(第3のP型トランジスタ)P3と第1のP型トランジスタP1との接続点を第3のノードW3、他方の電流遮断トランジスタ(第4のP型トランジスタ)P4と第2のP型トランジスタP2との接続点を第4のノードW4とする。前記一方の電流遮断トランジスタP3のゲートには、インバータINV1を介して前記第2のノードW2が接続され、他方の電流遮断トランジスタP4のゲートには、インバータINV1及びインバータINV2を介して前記第2のノードW2が接続される。インバータINV2の出力側には出力端子OUTが接続される。

【0048】加えて、P5は、ゲートが接地されたP型トランジスタより成る抵抗であって、その一端は前記第3のノードW3に接続され、他端は前記第4のノードW4に接続される。

【0049】以上のように構成されたレベルシフト回路について、以下、その動作を説明する。

【OO50】先ず、入力端子INの信号の電位がH(V

DD)レベルにある定常時には、N型トランジスタN1 はON、P型トランジスタP1はOFFしている。ま た、N型トランジスタN2はOFF、P型トランジスタ P2はONしている。第1のノードW1は0v、第2の ノードW2は高電圧VDD3の電位(3.3 v)であ る。これ等の動作は既述した従来のラッチ型レベルシフ ト回路と同様である。更に、前記ノードW2の電位 (3.3 v)により、一方の電流遮断トランジスタP3 はON、他方の電流遮断トランジスタP4はOFFして いる。前記一方の電流遮断トランジスタP3のONによ り、高電圧源VDD3と第4のノードW4とがトランジ スタ(抵抗)P5を介して接続され、第4のノードW4 が高電圧源VDD3の高電圧にプルアップされ、これに 伴いON状態にあるP型トランジスタP2を介して第2 のノードW2も高電圧源VDD3の高電圧にプルアップ される。従って、電流遮断トランジスタP4及びN型ト ランジスタN2が共にOFF状態にあることによって第 2及び第4のノードW2、W4がハイインピーダンス状 態となることが防止される。その結果、出力端子OUT の論理はH(VDD3)レベルに固定されている。

【0051】次に、入力信号がH(VDD)レベルから L(VSS)レベルに変化した場合には、N型トランジ スタN2がONする。しかし、電流遮断トランジスタP 4がOFFしているので、高電圧源VDD3からP型ト ランジスタP2及びN型トランジスタN2を経る貫通電 流が流れることはない。

【0052】この入力信号の変化直後に流れる電流の様子を図2に示す。同図において、入力信号が変化した直後では、N型トランジスタN2がONするために、第2のノードW2には、P型トランジスタP1のゲート容量Cgp1をディスチャージする電流Igp1と、次段のインバータInv1のゲート容量Cginvをディスチャージする電流Iginv、及び高電圧源VDD3から電流遮断トランジスタP3、抵抗P5及びP型トランジスタ・P2を経て流れ込む電流Idpが流れる。一方、ノードW2からは、N型トランジスタN2を経て接地に流れる電流Idnが流れ出す。従って、

I g i n v + I g p 1 = I d n - I d p

が成立する。ここで、貫通電流 I dpが流れないようにトランジスタ(抵抗)P5の抵抗値は十分に大きな値に設定される。この設定は、この貫通電流が流れる経路中の電流遮断トランジスタP3及びP型トランジスタP2の抵抗値の設定と共同して行われる。この設定により前記式中の貫通電流 I dpを無視して、第2のノードW2の電位を早く下げて遅延時間を短縮するためには、電流 I dnを大きくし、電流 I ginv及び電流 I gp1を小さく設定するのが良い。即ち、P型トランジスタP1のゲート容量Cgp1、及び次段のインバータInv1のゲート容量Cginvを小さく設定することが有効である。

【0053】その後、一方のP型トランジスタP1がO Nし、他方のP型トランジスタP2OFFして、これ等 より成るラッチ部の論理が逆転すると、インバータIN V1、INV2を介した所定の遅延時間だけ遅れて、出 力端子〇UTがL(OV)レベルに反転すると共に、一 方の電流遮断トランジスタP3がOFFし、他方の電流 遮断トランジスタP4がONして、次の入力信号の入力 変化待ち状態となる。ここで、電流遮断トランジスタP 4がONしても、P型トランジスタP2が既にOFFし ているので、高電圧源VDD3からこれ等2個のトラン ジスタP4、P2を経て貫通電流が流れることはない。 更に、電流遮断トランジスタP3及びN型トランジスタ N1が共にOFFしても、電流遮断トランジスタP4が ONしているので、高電圧源VDD3と第3のノードW 3とがトランジスタ(抵抗)P5を介して接続され、第 4のノードW4が高電圧源VDD3の高電圧にプルアッ プされる。従って、ON状態にあるP型トランジスタP 1を介して第1のノードW1も高電圧源VDD3の高電 圧にプルアップされ、第1のノードW1がハイインピー ダンス状態となることが防止される。

【0054】次に、入力信号がL(VSS)レベルから H(VDD)レベルに変化した場合には、N型トランジ スタN1がONする。しかし、電流遮断トランジスタP 3がOFFしているので、高電圧源VDD3からP型ト ランジスタP1及びN型トランジスタN1を経る貫通電 流が流れることはない。

【0055】この入力信号の変化直後に流れる電流の様子を図3に示す。同図において、入力信号が変化した直後では、N型トランジスタN2がOFFするために、第2のノードW2からは、P型トランジスタP1のゲート容量Cgp1をチャージする電流-Igp1と、インバータInv1のゲート容量Cginvをチャージする電流-Iginvとが流れ出し、第2のノードW2には、高電圧源VDD3から電流遮断トランジスタP4及びP型トランジスタP2を経て電流Idpが流れ込む。従って、

Iginv+Igp1=Idp

が成立する。遅延時間を短縮するためには、電流 I dpを大きくし、電流 I gp 1 及び電流 I ginvを小さく設定するのが望ましい。即ち、電流遮断トランジスタP4及びP型トランジスタP2のサイズを大きくし、次段のインバータ INV1のゲート容量を小さくすることが有効である。

【0056】以上のことから、2個のP型トランジスタP1、P2は、第2のノードW2の電位の上昇時間と下降時間とを一致させるための最適な値が存在する。また、電流遮断トランジスタP3、P4のサイズは、これ等P型トランジスタP1、P2のサイズよりも大きい方が、より一層遅延時間を短縮できる。

【0057】本実施の形態では、第3及び第4のノード

W3、W4に接続される抵抗P5を配置し、この抵抗P5により、第1及び第2のノードW1、W2のハイインピーダンス状態を防止するので、第1及び第2のノードW1、W2には従来のような小型ラッチを配置する必要がない。その結果、2個のN型トランジスタN1、N2は、各々、その駆動容量が減少するので、第2のノードW2の電位の上昇及び下降速度が速くなり、遅延時間が有効に短縮される。しかも、N型トランジスタN1、N2を小さなサイズに設計できること、及び従来の小型ラッチに代えて抵抗5を配置するだけで良いので、レイアウト面積を小さくできる効果を奏する。

【0058】本実施の形態のレベルシフト回路の動作限 界は、トランジスタ(抵抗)P5の抵抗値が非常に大き いとすると、

VDD≦Vtn

(VtnはN型トランジスタN1、N2のしきい値電圧 である)となる。従って、設計マージンを大きくとるこ とが可能である。

【0059】(変形例)図4、図5及び図6は第1の実施の形態の変形例を示す。

【0060】図4は、トランジスタ(抵抗)P5の配置 位置の変形例を示す。前記第1の実施の形態では、一方 のP型トランジスタ(例えばP4)がOFF状態の時に は、他方のON状態のP型トランジスタP3はON状態 にあることを利用して、このON状態のP型トランジス タP3を経て第2及び第4のノードW2、W4を高電圧 源VDD3の高電圧にプルアップしたが、本変形例で は、ノードW1、W3のプルアップ用の抵抗(第1の抵 抗) P51と、ノードW2、W4のプルアップ用の抵抗 (第2の抵抗) P52とに分け、これ等抵抗をP型トラ ンジスタで構成すると共に、高電圧源VDD3に接続し ている。そして、P型トランジスタP3、P4が各々O FF状態のときにONするように、これ等トランジスタ P3、P4を制御する信号を反転した信号(第2のノー ドW2の電位及びこの電位を反転した電位)を用いて前 記P型トランジスタ(抵抗)P51、P52を制御する ようにしたものである。これ等抵抗P51、P52の奏 する機能は、前記第1の実施の形態の抵抗(トランジス) タ) P5と同様であるので、その説明を省略する。

【0061】図5は、前記図4の変形例を更に変形したものである。即ち、図5のレベルシフト回路では、ノードプルアップ用の抵抗P51、P52を、P型トランジスタより成る抵抗P60を介して高電圧源VDD3に接続したものである。この変形例の機能は前記図4の変形例と同様である。

【0062】図6は、内部低電圧電源のシャットダウン時に出力論理を固定できる機能を持つレベルシフト回路を示す。図6のレベルシフト回路は、図1に示したレベルシフト回路を基礎として、更に、低電圧電源のシャットダウン指令信号を受ける入力端子SDと、P型トラン

ジスタP65と、N型トランジスタN66とが設けられている。前記P型トランジスタP65は、高電圧源VDD3と第2のノードW2とに接続され、ゲートには前記入力端子SDに入力されたシャットダウン指令信号(Lレベル)が入力される。また、前記N型トランジスタN66は、ドレインがN型トランジスタN1、N2のソースに接続され、ソースが接地され、ゲートには前記入力端子SDのシャットダウン指令信号が入力される。

【0063】従って、本変形例では、低電圧電源のシャットダウン指令時には、N型トランジスタ66をOFFさせて、第2のノードW2と接地との接続を遮断すると共に、P型トランジスタP65をONさせて、第2のノードW2を強制的に高電圧源VDD3に接続し、出力端子OUTの論理をH(VDD3)レベルに固定することができる。

【0064】(第2の実施の形態)以下、本発明の第2の実施の形態のレベルシフト回路を図7を参照しながら説明する。

【0065】図7は、本実施の形態のレベルシフト回路の全体構成を示す。本実施の形態は、前記第1の実施の形態のレベルシフト回路と比べると、レベル変換に、ゲートを相手方のドレインに接続する2個のトランジスタより成るラッチ構造を採用しない点に特徴を持つ。以下、詳述する。

【0066】図7において、INは入力端子、INVOは前記入力端子INに入力される信号を反転するインバータであって、低電圧源(第1の電圧源)(VDD)で動作する。図7のレベルシフト回路において、前記インバータINVO以外の素子は全て高電圧源(第2の電圧源)VDD3で動作する。

【0067】また、図7において、N1、N2は相互に相補信号を受ける1対のN型トランジスタであって、一方のN型トランジスタ(第1のトランジスタ)N1はゲートに前記入力端子INの信号をうけ、他方のN型トランジスタ(第2のトランジスタ)N2はゲートに前記インバータINVOからの反転信号を受ける。これ等N型トランジスタN1、N2のソースは接地され、ドレインは各々第1及び第2のノードW1、W2に接続される。従って、何れか一方のN型トランジスタN1又はN2のON時には、第1又は第2のノードW1、W2を接地して、第1又は第2ノードW1、W2の電位をL(Ov)レベルに低下させる。

【0068】また、Bはプリチャージ回路であって、1対のP型トランジスタP3、P4で構成される供給回路40と、1対のN型トランジスタN3、N4で構成される断続回路50と、抵抗として動作するP型トランジスタタP5とを備える。一方のP型トランジスタ(第1のP型トランジスタ)P3は、ソースが高電圧源VDD3に接続され、ドレインが第1のノードW1に接続される。他方のP型トランジスタ(第2のP型トランジスタ)P

4は、ソースが前記高電圧源VDD3に接続され、ドレインが第2のノードW2に接続される。何れか一方のP型トランジスタP3又はP4のON時に、高電圧源VDD3を第1又は第2のノードW1、W2に接続して、第1又は第2のノードW1、W2の電位を高電圧源VDD3の高電圧にプリチャージする。

【0069】また、前記プリチャージ回路Bにおいて、 一方のN型トランジスタ(第3のN型トランジスタ)N 3は、同図では第1のノードW1とN型トランジスタN 1との間に配置され、他方のN型トランジスタ(第4の N型トランジスタ)N4は第2のノードW2とN型トラ ンジスタN 2との間に配置される。これ等N型トランジ スタN3、N4は、前記P型トランジスタP3、P4に よるプリチャージ時に、対応する第1又は第2のノード W1、W2が各々N型トランジスタN1、N2を経て接 地に接続されることを防止する。更に、P型トランジス タP5は、前記2個のP型トランジスタP3、P4のド レイン(第1及び第2のノードW1、W2)に接続され る。このP型トランジスタP5は、前記第1の実施の形 態と同様に、高電圧源VDD3を第1又は第2のノード W1、W2に接続して、第1及び第2のノードW1、W 2がハイインピーダンス状態にならないようにするため に配置される。

【0070】更に、Aは制御回路であって、前記第1又は第2のノードW1、W2がL(0v)レベルに低下したことを検出すると共に、この検出後に第1又は第2のノードW1、W2をH(VDD3)レベルにプリチャージする機能を持つ。この制御回路Aの内部構成を図8に示す。

【0071】図8の制御回路Aは、フリップフロップ回 路FFと、2個のインバータINV1、INV2を持つ プリチャージ制御回路70とを有する。前記フリップフ ロップ回路(レベル検出回路)FFは、第1及び第2の 2入力型NAND回路Nand1、Nand2を持つ。 第1のNAND回路Nand1は、第1のノードW1の 電位と、第2のNAND回路Nand2の出力信号とを 受け、第2のNAND回路Nand2は、第2のノード W2の電位と、第1のNAND回路Nand1の出力信 号とを受ける。これ等第1及び第2のNand回路の出 力がフリップフロップ回路FFの出力となる。従って、 第1のノードW1がL(0v)レベルになった際には、 第1のNAND回路Nand1の出力はH(VDD3) レベル、第2のNAND回路Nand2の出力はL(O v)レベルとなり、一方、第2のノードW2がL(O v)レベルになった際には、第2のNAND回路Nan d 2の出力がH (VDD3)レベル、第1のNAND回 路Nandlの出力はL(Ov)レベルとなる。

【0072】前記制御回路Aのプリチャージ制御回路7 0は、前記プリチャージ回路Bのプリチャージ動作を制 御するものであって、一方のインバータINV1は、前 記フリップフロップ回路FFの第1のNAND回路Nand1の出力を受けて反転し、この反転信号を前記プリチャージ回路BのP型及びN型トランジスタP3、N3のゲートに出力する。他方のインバータINV2は、前記フリップフロップ回路FFの第2のNAND回路Nand2の出力を受けて反転し、この反転信号を前記プリチャージ回路BのP型及びN型トランジスタP4、N4のゲートに出力する。

【0073】次に、本実施の形態のレベルシフト回路の動作を説明する。

【0074】定常時、第1及び第2のノードW1、W2の電位は共にH(VDD3)レベルにある。入力信号がH(VDD3)レベルの場合には、N型トランジスタN1、N2は各々ON、OFFし、フリップフロップ回路FFの2つの出力(第1及び第2のNAND回路Nand1の出力)はH(VDD3)レベル、L(0v)レベルにあって、その論理を保持している。この時、N型トランジスタN3、N4は各々OFF、ONし、P型トランジスタP3、P4は各々ON、OFFしている。N型トランジスタN1、N3相互、及びN型トランジスタN2、N4相互は、共に相補的な論理である。

【0075】前記の状態において、例えば入力信号H (VDD)レベルからL(Ov)レベルに変化した場合 には、N型トランジスタN2がONする。この時、プリ チャージ回路Bでは、N型トランジスタN4はON状態 にあるが、P型トランジスタP4がOFF状態にあるの で、高電圧源VDD3からこれ等3個のトランジスタP 4、N4,N2を経て接地に貫通電流が流れることはな い。この場合には、図9に示すような電流が流れる。即 ち、入力信号が変化した直後では、N型トランジスタN 2がONするので、第2のノードW2からは、N型トラ ンジスタN4、N2を経て接地に流れる電流Idnが流 れ出し、第2のノードW2には、フリップフロップ回路 FF内の第2のNAND回路Nand2のゲート容量C gnand2をディスチャージする電流 I gnand2 と、P型トランジスタP3、P5を経る電流Idpとが 流れ込む。従って、Ignand2=Idn-Idpが 成立する。ここで、貫通電流Idpが流れない、つまり P型トランジスタ(抵抗)P5の抵抗値が十分に大きい とすると、貫通電流 I dpは無視できる。従って、第2 のノードW2の電位を早く下げて遅延時間を短縮するた めには、前記電流Idnを大きくし、電流Ignand 2を小さく設定すると良い。具体的には、フリップフロ ップ回路FFのNAND回路Nand2のゲート容量C gnand2を小さく設定することが有効である。ま た、電流 I dpは 2 個のトランジスタP3、P5の経て 流れる電流であるので、この電流値を小さく抑えること は容易である。

【0076】その後、第2のノードW2の電位の低下が進行して、フリップフロップ回路FFの論理が逆転し、

NAND回路Nand2の出力がH(VDD3)レベル に、NAND回路Nand1の出力がL(Ov)レベル に反転すると、N型トランジスタN4がOFFすると共 にP型トランジスタP4がONするので、第2のノード W2は高電圧源VDD3によりH(VDD3)レベルま でプリチャージされる。このプリチャージ動作はP型ト ランジスタP4により行われるので、高速である。一 方、P型トランジスタP3がOFFして高電圧源VDD 3から第1のノードW1へのプリチャージを停止すると 共に、N型トランジスタN3がONして第1のノードW 1をOFF状態のN型トランジスタN1に接続して、次 の入力信号の変化待ち状態となる。この状態では、高電 圧源VDD3の高電圧がON状態のP型トランジスタP 4、抵抗P5を経て第1のノードW1に印可されるの で、第1のノードW1の電位はH(VDD3)レベルと なり、P型トランジスタP3及びN型トランジスタN1 のOFFに伴う第1のノードW1のハイインピーダンス 状態が防止される。

【0077】入力信号がL(0v)レベルからH(VDD)レベルに変化した場合の動作も、既述の動作と同様であるので、その説明を省略する。

【0078】ここに、フリップフロップ回路FFの2個のNAND回路Nand1、Nand2のスイッチングレベルは高く設定される。従って、N型トランジスタN1、N2のON時には、対応する第1又は第2のノードW1、W2の電位をH(VDD3)レベルからL(0v)レベルにフルスイングする必要がないので、フルスイングする必要がある従来のレベルシフト回路と比べて、より一層高速で低消費電力な動作が可能である。

【0079】また、N型トランジスタN1、N2は、各々、フリップフロップ回路FFの対応するNAND回路Nand1、Nand2のゲート容量のみを駆動するだけで良いので、これ等トランジスタN1、N2を小さなサイズに抑えることが可能である。従って、レイアウト面積を小さく抑えることが可能である。

【0080】本実施の形態のレベルシフト回路の動作限界は、P型トランジスタ(抵抗)P5の抵抗値が非常に大きいとすると、

VDD≧Vtn

であるので、設計マージンを大きくとることが可能である。

【0081】(第1の変形例)図10及び図11は前記第2の実施の形態の第1の変形例を示す。図10のレベルシフト回路では、制御回路Aを少ない個数のトランジスタで構成したものである。即ち、前記図8のレベルシフト回路と比較して判るように、2個のインバータINV1、INV2を省略して、NAND回路Nand2の出力でもって一方のP型及びN型トランジスタP3、N3を制御し、NAND回路Nand1の出力でもって他方のP型及びN型トランジスタP4、N4を制御したも

のである。従って、図10のレベルシフト回路は、少ないトランジスタの個数で図8のレベルシフト回路と同一の動作を行うことができる。

【0082】また、図11のレベルシフト回路では、フリップフロップ回路を2個のNOR回路Nor1、Nor2で構成すると共に、これ等NOR回路の前段に各々インバータINV10、INV11を配置したものである。また、図10のレベルシフト回路と同様に、プリチャージ制御回路70の2個のインバータINV1、INV2を省略している。従って、図11のレベルシフト回路では、図8のレベルシフト回路と同一の動作が行われると共に、2個のインバータINV10、INV11の存在により、2個のNOR回路Nor1、Nor2の駆動容量が減少して、フリップフロップ回路の動作速度が高くなる。

【0083】(第2の変形例)図12~図16は、第2の実施の形態の第2の変形例を示す。図12のレベルシフト回路では、低電圧源VDDがシャットダウンされた場合に、フリップフロップ回路の論理をそのシャットダウン前の論理に固定する機能が付加される。具体的には、端子SDにシャットダウン指令信号(H(VDD3)レベル)を受けた際には、2個のNOR回路Nor3、Nor4により、プリチャージ回路Bを動作させて第1及び第2のノードW1、W2を共にH(VDD3)レベルに固定して、フリップフロップ回路の2個のNAND回路Nand1、Nand2の出力を固定するものである。

【0084】図13のレベルシフト回路も同様に、低電 圧源VDDがシャットダウンされた場合に、フリップフ ロップ回路の論理をそのシャットダウン前の論理に固定 する機能が付加される。図12のレベルシフト回路と相 違する点は、フリップフロップ回路が2個のNOR回路 Nor1、Nor2で構成される点と、端子SDにシャ ットダウン指令信号(H(VDD3)レベル)を受けた 際には、2個のNOR回路Nor5、Nor6により、 第1及び第2のノードW1、W2のレベルに拘わらず、 前記フリップフロップ回路の2個のNOR回路Nor 1、Nor2の出力を低電圧源のシャットダウン前の論 理に固定するようにしたものである。更に、図13のレ ベルシフト回路では、シャットダウン指令信号(H(V DD3)レベル)により、P型トランジスタ(抵抗)P 5がOFF制御される。これは、例えばP型トランジス タP3及びN型トランジスタN4、N2がONの状況で これ等トランジスタとP型トランジスタP5とを経た貫 通電流が流れることを防止するためである。

【0085】図14のレベルシフト回路では、低電圧源 VDDのシャットダウン時には、フリップフロップ回路 の論理を強制的に、NAND回路Nand1ではL(0 v)レベルに、NAND回路Nand2ではH(VDD 3)レベルに固定するものである。即ち、図14のレベ ルシフト回路は、図12のレベルシフト回路に更にインバータINV12を付加し、端子SDに入力されたシャットダウン信号(H(VDD3)レベル)をこのインバータINV12で反転し、この反転信号をフリップフロップ回路のNAND回路Nand2に入力して、NAND回路Nand2の出力をH(VDD3)レベルに固定するものである。前記シャットダウン信号はNOR回路Nor3、Nor4を介してP型トランジスタP3及びN型トランジスタN3並びにP型トランジスタP4及びN型トランジスタN4に与えられ、第1及び第2のノードW1、W2の電位はH(VDD3)レベルに固定される。

【0086】図15のレベルシフト回路は、図14のレベルシフト回路のフリップフロップ回路を2個のNOR回路Nor1、Nor2及び2個のインバータINV10、INV11により構成し、更にインバータINV12を省略してシャットダウン信号を直接NOR回路Nor2に入力した構成を持つ。本レベルシフト回路も図14のレベルシフト回路と同様の機能を持つ。

【0087】図16のレベルシフト回路は、前記図14及び図15のレベルシフト回路と同一の機能を他の構成で奏するよう構成したものである。即ち、フリップフロップ回路を構成する2個のNAND回路Nand1、Nand2の前段に、各々、インバータINV12及びNOR回路Nor5、インバータINV13及びINV14を配置し、前記NOR回路Nor5に端子SDからのシャットダウン信号を入力したものである。

【0088】(第3の変形例)図17及び図18は第2の実施の形態の第3の変形例を示す。これ等は低電圧源VDDのシャットダウン時にレベルシフト回路の出力論理を任意に切換え可能とする機能を持つ。図17のレベルシフト回路では、図16の構成を基本として、図16のレベルシフト回路のインバータINV14に代えてNAND回路Nand3を配置すると共に、他のNAND回路Nand4を配置し、更に優先信号を受ける端子PRを設けている。前記NAND回路Nand4は、端子SDからのシャットダウン信号(H(VDD3)レベル)と、端子PRからの優先信号とを受け、その出力は前記NAND回路Nand3に入力される。

【0089】従って、図17のレベルシフト回路では、シャットダウン信号の入力時に、端子PRへの優先信号をH(VDD3)レベルとL(0v)レベルとに変更することにより、NAND回路Nand3の出力をHレベルとLレベルとに切換えて、フリップフロップ回路のNAND回路Nand2の論理をH(VDD3)レベルとL(0v)レベルとに切換え可能としている。尚、本レベルシフト回路では、フリップフロップ回路の他のNAND回路Nand1は、常にH(VDD3)レベルに固定される。

【0090】図18のレベルシフト回路では、図17の

レベルシフト回路を改良し、フリップフロップ回路の他のNAND回路Nand1をも優先信号に応じてH(VDD3)レベルとL(Ov)レベルとに切換え可能としたものである。具体的には、インバータINV15と、2個のNAND回路Nand5、Nand6とが別途配置される。一方のNAND回路Nand5には、端子PRからの優先信号が前記インバータINV15を介して入力されると共に、端子SDからのシャットダウン信号(H(VDD3)レベル)が入力される。このNAND回路Nand5の出力は他のNAND回路Nand6に入力される。

【0091】従って、このレベルシフト回路では、端子PRの優先信号をH(VDD3)レベルとL(0v)レベルとに変更することにより、NAND回路Nand5、Nand6の出力論理を切換えて、フリップフロップ回路のNAND回路Nand1の出力論理をもH(VDD3)レベルとL(0v)レベルとに切換え可能とすることができる。

【0092】(第4の変形例)図19~図21は第2の実施の形態の第4の変形例を示す。これ等はエッジトリガー形式のレベルシフト回路である。

【0093】図19のレベルシフト回路では、クロック信号CLKと第1のノードW1の電位を受ける第1のフリップフロップ回路FF1と、前記クロック信号CLKと第2のノードW2の電位を受ける第2のフリップフロップ回路FF2と、これ等フリップフロップ回路FF1、FF2の出力を受ける第3のフリップフロップ回路FF3とを備える。

【0094】図19のレベルシフト回路では、クロック 信号CLKがLレベルの時、第1及び第2のフリップフ ロップ回路FF1、FF2はリセット状態にあって、プ リチャージ回路Bは、NAND回路Nand7及びイン バータINV15により、第1及び第2のノードW1、 W2を高電圧源VDD3の高電圧にプリチャージしてい る。また、第3のフリップフロップ回路FF3はレベル の保持状態にある。その後、クロック信号がHレベルに 遷移すると、前記NAND回路Nand7及びインバー タINV15により、2個のP型トランジスタP3、P 4がOFFして前記プリチャージが停止すると共に、2 個のN型トランジスタN3、N4がONして、端子IN の入力信号のレベルに応じて第1又は第2のノードW 1、W2がL(0v)レベルに低下し、これが第1又は 第2のフリップフロップ回路FF1、FF2に取り込ま れ、フリップフロップ回路FF3の論理がセットされ る。この取り込みが完了すると、前記NAND回路Na nd7及びインバータINV15により、前記プリチャ ージ回路Bが再び第1及び第2のノードW1、W2を高 電圧源 VDD 3 の高電圧にプリチャージする。

【0095】図20は、図19のレベルシフト回路を改良したものであり、図19のレベルシフト回路の2個の

N型トランジスタN3、N4を1個のN型トランジスタ N5で共用したものである。

【0096】図21のレベルシフト回路は、前記図20のレベルシフト回路の一部を変更したものである。即ち、第1及び第2のノードW1、W2とN型トランジスタN3、N4との間に他のN型トランジスタN7、N8を配置し、これ等N型トランジスタをクロック信号CLKにより制御することにより、クロック信号CLKのHレベルへの立上り時には、これ等N型トランジスタN7、N8をONさせて、端子INの入力信号に応じて第1又は第2のノードW1、W2の論理レベルを変化させるものである。

【0097】(第5の変形例)図22及び図23は、図21のエッジトリガー形式のレベルシフト回路に更にテストモード機能を付加したレベルシフト回路を示す。

【0098】図22のレベルシフト回路は、テスト時には、端子NTに入力されるテストモード信号(Lレベル)により、2個のN型トランジスタN10、N11をOFFして、通常時の入力信号(入力端子INの入力信号)に応じて動作する2個のN型トランジスタN1、N2をP型トランジスタP3、P4から切り離すと共に、前記テストモード信号をインバータINV16で反転した信号により、テストモード用の2個のN型トランジスタN12、N13をONして、端子INTに入力されるテスト用信号及びそのインバータINV17による反転信号に応じて動作する2個のN型トランジスタN14、N15を前記P型トランジスタP3、P4に接続して、テストモード時には、端子INTのテスト信号により第1及び第2のノードW1、W2の論理レベルを変化させるようにしたものである。

【0099】図23のレベルシフト回路は、図22のレベルシフト回路を改良したものである。即ち、通常用の2個のN型トランジスタN1、N2を接地するN型トランジスタN5と同様に、テストモード用の2個のN型トランジスタN14、N15を接地するN型トランジスタN14、N15を接地するN型トランジスタN16を設け、端子NTに入力されるテストモード信号(レベル)により、NAND回路Nand8及びNOR回路Nor6の出力を制御して、通常時には通常時用のN型トランジスタN5をプリチャージ制御回路70のNAND回路Nand8の出力に応じてON、OFF制御する一方、テストモード時にはテストモード時用のN型トランジスタN16をプリチャージ制御回路70のNOR回路Nor6の出力に応じてON、OFF制御するようにしたものである。

【0100】(第6の変形例)図24及び図25は第2の実施の形態の第6の変形例を示す。

【0101】図24のレベルシフト回路は、図20のエッジトリガー形式のレベルシフト回路に更にリセット機能を付加したものである。

【0102】即ち、図24のレベルシフト回路では、リ

セット端子Rに入力されるリセット信号をインバータINV18を介してフリップフロップ回路FF3の一方のNOR回路Nor7に入力して、出力論理を固定すると共に、前記リセット信号をNAND回路Nand9に出力して、プリチャージ回路Bにより第1及び第2のノードW1、W2を高電圧源VDD3の高電圧にプリチャージするように構成したものである。

【0103】また、図25のレベルシフト回路は、図24のレベルシフト回路に更にセット機能を付加したものである。即ち、図25のレベルシフト回路では、セット端子Sに入力されるセット信号をインバータINV19を介してフリップフロップ回路FFの他方のNOR回路Nor8に入力して、出力論理を固定すると共に、前記セット信号を前記NAND回路Nand9に出力して、プリチャージ回路Bにより第1及び第2のノードW1、W2を高電圧源VDD3の高電圧にプリチャージするように構成したものである。

【0104】(第7の変形例)図26は第2の実施の形態の第7の変形例を示す。同図のレベルシフト回路は、トライステートのレベルシフト回路を構成する。

【0105】即ち、図26のレベルシフト回路は、出力端子OUT1、OUT2のレベルの組み合わせとして、「H, L」、「L, H」に加えて「H, H」の状態を作成する。具体的には、一対のN型トランジスタN1、N2に対応して更に1個のN型トランジスタP3、P4に対応して更に1個のP型トランジスタP6を設け、更に一対のN型トランジスタN3、N4に対応して更に1個のN型トランジスタN18を設ける。更に、P型トランジスタ(抵抗)P7を設ける。

【O106】そして、通常時には、端子Cの入力信号を L(Ov)レベルとした状態にして、N型トランジスタ N18をOFFさせ、ノードW3をプリチャージ状態に 保持する。この状態で、端子INの入力信号及びその反 転信号により、NAND回路Nand10、Nand1 1を通じて1対のN型トランジスタN1、N2をON又 はOFFさせて、制御回路30により一対の出力端子〇 UT1、OUT2の論理レベルを「H, L」又は「L, H」にする。一方、出力端子OUT1、OUT2の論理 レベルを「H, H」に制御する場合には、端子Cの入力 信号をH(VDD)レベルにする。これにより、N型ト ランジスタN17をONさせて、ノードW3をL(O v)レベルにし、このノードW3の電位低下に応じて制 御回路30により一対の出力端子OUT1、OUT2の 論理レベルを「H, H」に制御するようにしている。 尚、図中Nand12は、ノードW1、W2、W3のプ リチャージを制御するプリチャージ制御回路70を構成 する。

【0107】(第8の変形例)図27ないし図29は第

2の実施の形態の第8の変形例を示す。

【0108】これ等のレベルシフト回路は、図8に示し たレベルシフト回路において一対のN型トランジスタN 1、N2に入力される相補の信号の生成回路を改良した ものである。即ち、図8のレベルシフト回路では、制御 回路Aの遅延時間が短くて、入力信号の変化時からフリ ップフロップ回路FFのセット及び高電圧VDD3への プリチャージまでの一連の変化に必要な遅延時間が、低 電圧VDD側のインバータINVOの遅延時間よりも短 い場合には、プリチャージすべき第1又は第2のノード W1、W2を誤ってディスチャージすることが考えられ る。即ち、図31に示すように、一対のN型トランジス タN1、N2への入力信号波形が共に同時にHレベルで ある状態が長くて制御回路Aの遅延時間が短い場合に は、第1及び第2のノードW1、W2が交互にディスチ ャージ及びプリチャージされて、出力端子には誤ってパ ルス状の出力波形が出力されることが考えられる。特 に、入力信号がHレベルからLレベルに遷移する場合. に、入力系が高耐圧トランジスタで構成され、出力系が 低耐圧トランジスタで構成され、遅延時間が高耐圧系の 方が低耐圧系よりも非常に長い場合に誤動作が生じると 考えられる。本変形例はこの誤動作を防止するように、 一対のN型トランジスタN1、N2への相補信号の一方 がLレベルに遷移した後でなければ相補信号の他方をH レベルにしないようにして、この相補信号の一方及び他 方が同時にHレベルにならないように構成したものであ る。

【0109】図27のレベルシフト回路では、図8のインバータINV0に代えて、インバータINV27と、2個のインバータINV28、INV29より成る遅延回路と、このインバータINV29の出力と最初段のインバータINV27の出力とを受けるNOR回路Nor27とにより、相補の入力信号を生成している。

【0110】また、図28のレベルシフト回路では、2個のインバータINV30、INV31と、フリップフロップ回路FF4とにより、相補の入力信号を生成している。

【0111】更に、図29のレベルシフト回路では、2個のシュミット回路SchA、SchBと、インバータINV32と、フリップフロップ回路FF4とにより、相補の入力信号を生成し、図30に示すように、前記一方のシュミット回路SchAのスイッチングレベルを低く、他方のシュミット回路SchBのスイッチングレベルを低いを高く設定している。

【0112】尚、以上の説明では、低電圧の論理レベルを高電圧の論理レベルに変換するレベルシフト回路について説明したが、本発明はこれに限定されず、逆に高電圧の論理レベルを低電圧の論理レベルに変換するレベルシフト回路についても同様に適用できるのは勿論である。この場合には、第1の電圧源が高電圧源となり、第

2の電圧源が低電圧源となる。

[0113]

【発明の効果】以上説明したように、請求項1ないし請求項8記載の発明のレベルシフト回路によれば、入力信号のレベルが変化しない定常時には、第1又は第2のノードの両端が遮断される状況で、前記第1又は第2のノードを抵抗を介して第2の電圧源を接続してプルアップしたので、従来のようにプルアップ用の小型ラッチを配置する必要をなくして、第1及び第2のN型トランジスタの駆動容量を減少させたので、入力信号のレベル変化時での第1又は第2のノードの電位低下を促進させて、遅延時間を短縮でき、高速動作し且つレイアウト面積が小さいレベルシフト回路を提供できる。

【0114】特に、請求項5、請求項6及び請求項7記載の発明によれば、第2のノードの電位低下を促進するように構成したので、遅延時間をより一層に短縮できて、レベルシフト回路の動作の一層の高速化が可能である。

【0115】また、請求項9ないし請求項25記載の発明のレベルシフト回路によれば、第1及び第2のノードの電位低下を検出するレベル検出回路を設け、このレベル検出回路のスイッチングレベルを高く設定したので、第1及び第2のノードの電位が高電圧でフルスイングすることを待つことなく、早期にレベル変化を検出でき、低消費電力で且つ高速に動作するレベルシフト回路を提供できる。

【0116】特に、請求項12記載の発明によれば、第1及び第2のノードの電位低下を促進させたので、遅延時間を短縮して高速に動作するレベルシフト回路を提供することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態のレベルシフト回路 の構成を示す図である。

【図2】入力信号のHレベルからLレベルへの変化時における同レベルシフト回路に流れる電流の説明図である。

【図3】入力信号のLレベルからHレベルへの変化時における同レベルシフト回路に流れる電流の説明図である。

【図4】同実施の形態のレベルシフト回路における抵抗の配置位置の変形例を示す図である。

【図5】同レベルシフト回路の他の変形例を示す図である。

【図6】同レベルシフト回路の変形例を示し、内部電源シャットダウン時の出力論理固定構成を持つレベルシフト回路を示す図である。

【図7】本発明の第2の実施の形態のレベルシフト回路の概略構成を示す図である。

【図8】同レベルシフト回路の具体的構成を示す図である。

【図9】入力信号のHレベルからLレベルへの変化時における同レベルシフト回路に流れる電流の説明図である。

【図10】本発明の第2の実施の形態の第1の変形例を示し、レベルシフト回路に備えるプリチャージ制御回路を変形した図である。

【図11】同実施の形態の第1の変形例を示し、レベルシフト回路に備えるフリップフロップ回路を変形した図である。

【図12】本発明の第2の実施の形態の第2の変形例を示し、低電圧源のシャットダウン時に論理を固定する機能を持つレベルシフト回路の構成を示す図である。

【図13】同第2の変形例のレベルシフト回路の他の構成を示す図である。

【図14】同第2の変形例のレベルシフト回路の更に他の構成を示す図である。

【図15】同第2の変形例のレベルシフト回路の別の構成を示す図である。

【図16】同第2の変形例のレベルシフト回路の更に別の構成を示す図である。

【図17】本発明の第2の実施の形態の第3の変形例を示し、低電圧源のシャットダウン時に所定論理を優先的に出力する機能を持つレベルシフト回路の構成を示す図である。

【図18】同第3の変形例のレベルシフト回路の他の構成を示す図である。

【図19】本発明の第2の実施の形態の第4の変形例の エッジトリガー形式のレベルシフト回路の構成を示す図 である。

【図20】同第4の変形例のエッジトリガー形式のレベルシフト回路の他の構成を示す図である。

【図21】同第4の変形例のエッジトリガー形式のレベルシフト回路の更に他の構成を示す図である。

【図22】本発明の第2の実施の形態の第5の変形例の テストモード機能付きのエッジトリガー形式のレベルシ フト回路の構成を示す図である。

【図23】同変形例のテストモード機能付きのエッジト リガー形式のレベルシフト回路の他の構成を示す図であ る。

【図24】本発明の第2の実施の形態の第6の変形例の リセット機能付きのエッジトリガー形式のレベルシフト 回路の構成を示す図である。

【図25】同変形例のリセット機能付きのエッジトリガー形式のレベルシフト回路にセット機能を付加した構成を示す図である。

【図26】本発明の第2の実施の形態の第7の変形例のトライステートレベルシフト回路の構成を示す図である。

【図27】本発明の第2の実施の形態の第8の変形例の レベルシフト回路の構成を示す図である。

P 5 1 【図28】同変形例のレベルシフト回路の他の構成を示 P型トランジスタ(第1 の抵抗) す図である。 P52 【図29】同変形例のレベルシフト回路の更に他の構成 P型トランジスタ(第2 の抵抗) を示す図である。 【図30】同レベルシフト回路の動作を示す図である。 インバータ INVO, INV1, INV2 【図31】本発明の第2の実施の形態のレベルシフト回 第1のノード W 1 路に生じ得る入力波形及び出力波形を示す図である。 W 2 第2のノード 【図32】従来のレベルシフト回路の構成を示す図であ W3第3のノード W4 る。 第4のノード 【図33】同レベルシフト回路の動作時に流れる電流を Α 制御回路 プリチャージ回路 説明する図である。 В 【図34】従来の他のレベルシフト回路の構成を示す図 FF フリップフロップ回路 である。 (レベル検出回路) 【符号の説明】 Nand1, Nand2 NAND回路 入力端子 40 供給回路 IN VDD低電圧源 (第1の電圧 50 断続回路 源) 70 プリチャージ制御回路 VDD3 高電圧源 (第2の電圧 P 3 P型トランジスタ(第1 源) のP型トランジスタ) N型トランジスタ(第1 P型トランジスタ(第2 N1P 4 のN型トランジスタ) のP型トランジスタ) N 2 N 3 N型トランジスタ(第2 N型トランジスタ(第3 のN型トランジスタ) のN型トランジスタ) P 1 N 4 P型トランジスタ(第1 N型トランジスタ(第4 のP型トランジスタ) のN型トランジスタ) P 2 SD P型トランジスタ(第2 シャットダウン端子 のP型トランジスタ) CLKクロック端子 P 3 NT P型トランジスタ(第3 テストモード端子

INT

R

S

 C

30

【図1】

P型トランジスタ(第4

P型トランジスタ (抵


のP型トランジスタ、電流遮断部)

のP型トランジスタ、電流遮断部)

P4

P 5

抗)



【図2】


テスト端子

セット端子


制御端子

制御回路


リセット端子









【図4】




【図5】





【図6】





【図8】






















【図16】















【図22】



【図23】







フロントページの続き

F ターム(参考) 5J055 AX02 AX27 BX16 CX10 CX24 DX12 DX72 DX83 EX07 EX19 EX21 EY21 EZ07 EZ25 EZ31 FX12 FX17 FX35 GX01 FX12 DD12 BB19 CC14 CC21 DD12 DD28 EE03 EE07 FF08